首页> 外文OA文献 >A CMOS 0.23pJ Freeze Vernier Time-to-Digital Converter

【2h】

A CMOS 0.23pJ Freeze Vernier Time-to-Digital Converter

机译：CmOs 0.23pJ Freeze Vernier时间数字转换器

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Jan Angevare; Amir Zjajo; Nick Van Der Meijs;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. 22 μW, 5.1 ps LSB, 5.5 ps RMS jitter Vernier time-to-digital converter in CMOS 65 nm for single photon avalanche diode array [J] . Nolet F., Roy N., Carrier S., Electronics Letters . 2020,第9期

机译：22μW，5.1 PS LSB，5.5 PS RMS抖动Vernier在CMOS 65nm中为单光子雪崩二极管阵列中的CMOS 65 NM时的时间 - 数字转换器
2. A 3.6 mW, 90 nm CMOS Gated-Vernier Time-to-Digital Converter With an Equivalent Resolution of 3.2 ps [J] . Lu P. Solid-State Circuits, IEEE Journal of . 2012,第7期

机译：一个3.6 mW，90 nm CMOS门控游标时间数字转换器，等效分辨率为3.2 ps
3. A 12-Bit Vernier Ring Time-to-Digital Converter in 0.13 CMOS Technology [J] . Yu J., Dai F. F., Jaeger R. C. Solid-State Circuits, IEEE Journal of . 2010,第4期

机译：采用0.13 CMOS技术的12位游标环时间数字转换器
4. A CMOS 0.23pj Freeze Vernier Time-To-Digital Converter [C] . Angevare Jan, Blutman Kristof, Zjajo Amir, NORCHIP . 2013

机译：CMOS 0.23pj冻结游标时间数字转换器
5. High-resolution Multi-stage Time-to-digital Converters. [D] . Ko, Chi Ting. 2013

机译：高分辨率多级时间数字转换器。
6. A 13-Bit 12-ps Resolution Vernier Time-to-Digital Converter Based on Dual Delay-Rings for SPAD Image Sensor [O] . Zunkai Huang, Jinglin Huang, Li Tian, 2021

机译：基于双延迟环的33位12-PS分辨率的乘法时间转换器用于SPAD图像传感器
7. A high-resolution CMOS time-to-digital converter utilizing a Vernier delay line [O] . P. Dudek, S. Szczepanski, J.V. Hatfield 2000

机译：利用游标延迟线的高分辨率CMOS时对数字转换器

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号