首页> 外文OA文献 >Buffered Clock Tree Synthesis for 3D ICs Under Thermal Variations

【2h】

Buffered Clock Tree Synthesis for 3D ICs Under Thermal Variations

机译：热变化下3D IC的缓冲时钟树综合

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Jacob Minz; Xin Zhao; Sung Kyu Lim;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Thermal-aware 3D Symmetrical Buffered Clock Tree Synthesis [J] . Oh Deok Keun, Choi Mu Jun, Kim Ju Ho ACM Transactions on Design Automation of Electronic Systems . 2019,第3期

机译：热感知3D对称缓冲时钟树合成
2. Minimal Buffer Insertion Based Low Power Clock Tree Synthesis for 3D Integrated Circuits [J] . Kumar Kamineni Sumanth, Reuben John Journal of circuits, systems and computers . 2016,第11期

机译：用于3D集成电路的基于最小缓冲区插入的低功耗时钟树综合
3. Load-Balanced Clock Tree Synthesis with Adjustable Delay Buffer Insertion for Clock Skew Reduction in Multiple Dynamic Supply Voltage Designs [J] . KUAN-YU LIN, HONG-TING LIN, TSUNG-YI HO, ACM Transactions on Design Automation of Electronic Systems . 2012,第3期

机译：负载平衡时钟树综合与可调延迟缓冲器插入，可减少多种动态电源电压设计中的时钟偏斜
4. Buffered clock tree synthesis for 3D ICs under thermal variations [C] . Jacob Minz, Xin Zhao, Sung Kyu Lim Proceedings of the 2008 conference on Asia and South Pacific design automation . 2008

机译：热变化下3D IC的缓冲时钟树合成
5. Clock tree synthesis for low-power IC design. [D] . Xi, Gufeng. 1996

机译：用于低功耗IC设计的时钟树综合。
6. Synthesis of Gold Nanoparticles with Buffer-Dependent Variations of Size and Morphology in Biological Buffers [O] . Syed Rahin Ahmed, Sangjin Oh, Rina Baba, 2016

机译：纳米金的合成与生物缓冲液中缓冲液的大小和形态有关的缓冲液变化。
7. Process-Variation Robust and Low-Power Zero-Skew Buffered Clock-Tree Synthesis Using Projected Scan-Line Sampling [O] . 2008

机译：使用投影扫描线采样的过程变化稳健和低功耗零偏斜缓冲时钟树综合
8. Clock Tree Insertion and Verification for 3D Integrated Circuits [R] . Mineo, C. A. 2005

机译：三维集成电路的时钟树插入与验证

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号