Leakage in nanometer scale CMOS circuits

机译：纳米级CmOs电路泄漏

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Saibal Mukhopadhyay; Hamid Mahmoodi-meim; Ra Neau; Kaushik Roy;
展开▼
作者单位

展开▼
年度 2003
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Supply Switching With Ground Collapse: Simultaneous Control of Subthreshold and Gate Leakage Current in Nanometer-Scale CMOS Circuits [J] . Shin Y., Heo S., Kim H.-O., IEEE transactions on very large scale integration (VLSI) systems . 2007,第7期

机译：具有地塌陷的电源开关：同时控制纳米级CMOS电路中的亚阈值和栅极泄漏电流
2. Accurate estimation of total leakage in nanometer-scale bulk CMOS circuits based on device geometry and doping profile [J] . Mukhopadhyay S., Raychowdhury A., Roy K. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2005,第3期

机译：基于器件几何形状和掺杂轮廓的纳米级体CMOS电路中总泄漏的准确估计
3. Row-Based Power-Gating: A Novel Sleep Transistor Insertion Methodology for Leakage Power Optimization in Nanometer CMOS Circuits [J] . Sathanur A.Benini L.Macii A.Macii E.Poncino M. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2011,第3期

机译：基于行的功率门控：一种用于纳米CMOS电路中泄漏功率优化的新型睡眠晶体管插入方法
4. Simultaneous Control of Subthreshold and Gate Leakage Current in Nanometer-Scale CMOS Circuits [C] . Youngsoo Shin, Sewan Heo, Hyung-Ock Kim, Conference on Asia South Pacific design automation . 2007

机译：纳米级CMOS电路中亚阈值和栅极漏电流的同时控制
5. Methodology for Standby Leakage Power Reduction in Nanometer-Scale CMOS Circuits. [D] . Chun, Jae Woong. 2012

机译：纳米级CMOS电路中降低待机泄漏功率的方法。
6. Reconstructing Neural Circuits in 3D Nanometer by Nanometer [O] . 2004

机译：用纳米重建3D纳米中的神经回路
7. Leakage Power Characteristics of Dynamic Circuits in Nanometer CMOS Technologie [O] . Liu Zhiyu, Kursun Volkan 2006

机译：纳米CMOS技术中动态电路的泄漏功率特性

Leakage in nanometer scale CMOS circuits

著录项

引文网络

相似文献

相关主题

期刊订阅