首页> 外文OA文献 >Partitioning sequential circuits on dynamically reconfigurable FPGAs

【2h】

Partitioning sequential circuits on dynamically reconfigurable FPGAs

机译：在动态可重配置FpGa上对时序电路进行分区

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Douglas Chang; Malgorzata Marek-sadowska;
展开▼
作者单位

展开▼
年度 1999
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Partitioning sequential circuits on dynamically reconfigurable FPGAs [J] . Chang D., Marek-Sadowska M. IEEE Transactions on Computers . 1999,第6期

机译：在动态可重新配置的FPGA上划分时序电路
2. Reduced Communication Costs via Network Flow and Scheduling for Partitions of Dynamically Reconfigurable FPGAs [J] . Yung-Chuan jiang, Jhing-Fa Wang Journal of Information Recording . 2010,第2期

机译：通过网络流和动态可重新配置FPGA的分区调度降低了通信成本
3. Fast and compact sequential circuits for the FPGA-based reconfigurable systems [J] . L. Jozwiak, A. Slusarczyk, A. Chojnacki Journal of systems architecture . 2003,第4a6期

机译：基于FPGA的可重配置系统的快速紧凑的时序电路
4. A Sequential Circuit Partitioning Algorithm for Dynamically Reconfigurable FPGAs [C] . Chi-Chou Kao, Tzu-Chiang Tai, Yun-Yi Hwang, . 2007

机译：动态可重构FPGA的顺序电路划分算法
5. Partitioning a given circuit targeting multiple FPGAs. [D] . Cherussery, Girish Narayanan. 2002

机译：对给定的电路进行分区，以多个FPGA为目标。
6. Auditory-induced neural dynamics in sensory-motor circuitry predict learned temporal and sequential statistics of birdsong [O] . Kristofer E. Bouchard, Michael S. Brainard 2016

机译：感觉运动电路中的听觉诱导的神经动力学预测鸟鸣的学习的时间和顺序统计
7. Circuit Partitioning for Dynamically Reconfigurable FPGAs [O] . Huiqun Liu, D. F. Wong 1999

机译：动态可重配置FpGa的电路分区
8. Dynamically Reconfigurable FPGA-Based Multiprocessing and Fault Tolerance [R] . Kwiat, K. A. 1997

机译：基于动态可重配置FpGa的多处理和容错

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号