首页> 外文OA文献 >A 12b 50MS/s 2.1mW SAR ADC with Redundancy and Digital Background Calibration

【2h】

A 12b 50MS/s 2.1mW SAR ADC with Redundancy and Digital Background Calibration

机译：具有冗余和数字背景校准功能的12b 50ms / s 2.1mW saR aDC

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Albert H. Chang; Hae-seung Lee; Duane Boning;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A 0.7 V 12b 160MS/S 12.8fJ/conv. Calibration-free Pipelined-SAR ADC in 28nm CMOS with Digital Amplifier Technique [J] . Kentaro Yoshioka, Tomohiko Sugimoto, Naoya Waki, 電子情報通信学会技術研究報告. シリコン材料·デバイス. Silicon Devices and Materials . 2017,第166期

机译：0.7 V 12b 160ms / s 12.8fj / conv。使用数字放大器技术的28nm CMOS的无校准管道-SAR ADC
2. A 0.7 V 12b 160MS/S 12.8fJ/conv. Calibration-free Pipelined-SAR ADC in 28nm CMOS with Digital Amplifier Technique [J] . Kentaro Yoshioka, Tomohiko Sugimoto, Naoya Waki, 電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices . 2017,第167期

机译：0.7 V 12b 160ms / s 12.8fj / conv。使用数字放大器技术的28nm CMOS的无校准管道-SAR ADC
3. IRD Digital Background Calibration of SAR ADC With Coarse Reference ADC Acceleration [J] . Guanhua Wang, Kacani F., Yun Chiu Circuits and Systems II: Express Briefs, IEEE Transactions on . 2014,第1期

机译：具有粗略基准ADC加速度的SAR ADC的IRD数字本底校准
4. A 12b 50MS/s 2.1mW SAR ADC with redundancy and digital background calibration [C] . Chang Albert H., Lee Hae-Seung, Boning Duane European Solid‐State Circuits Conference . 2013

机译：具有冗余和数字背景校准的12b 50MS / s 2.1mW SAR ADC
5. Background digital calibration of SAR ADC with fast FPGA emulation. [D] . Wang, Guanhua. 2013

机译：具有快速FPGA仿真功能的SAR ADC的后台数字校准。
6. Time-Interleaved SAR ADC with Background Timing-Skew Calibration for UWB Wireless Communication in IoT Systems [O] . Kiho Seong, Dong-Kyu Jung, Dong-Hyun Yoon, 2020

机译：物联网系统中用于UWB无线通信的具有时间时序校正的时间交错SAR ADC
7. A 12b 50MS/s 2.1mW SAR ADC with redundancy and digital background calibration [O] . Chang Albert H., Lee Hae-Seung, Boning Duane S. 2013

机译：12b 50ms / s 2.1mW saR aDC，具有冗余和数字背景校准功能

A 12b 50MS/s 2.1mW SAR ADC with Redundancy and Digital Background Calibration

著录项

引文网络

相似文献

相关主题

期刊订阅