首页> 外文OA文献 >Clock Tree Synthesis For Multi-Chip Modules

【2h】

Clock Tree Synthesis For Multi-Chip Modules

机译：多芯片模块的时钟树综合

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Daksh Lehther And;
展开▼
作者单位

展开▼
年度 2007
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. INTERCONNECT DESIGN AND SYNTHESIS IN HIGH SPEED PRINTED CIRCUIT BOARDS AND MULTI-CHIP MODULES [J] . Ravender Goyal International Journal of High Speed Electronics and Systems: Devices, Integrated Circuits and Systems, Optical and Quantum Electronics . 1995,第4期

机译：高速印刷电路板和多芯片模块的互连设计与合成
2. Update On Development Of Sic Multi-chip Power Modules:modules And A Modular Power System Have Been Built And Tested [J] . John H. Glenn NASA Tech Briefs . 2008,第12期

机译：Sic多芯片电源模块开发的最新信息：已构建并测试了模块和模块化电源系统
3. DAS TIMING DES DESIGNS OPTIMIEREN: On-Chip Variation, Clock-Gating und die Komplexitat des Clock-Netzwerkes moderner Digi-taldesigns bringen veraltete Clock-Tree-Synthesis(CTS)-Ansatze zum Scheitern [J] . Paul Cunningham, Steev Wilcox, Vasu Madabushi E & E Faszination Elektronik . 2013,第EaE期

机译：优化设计时序：芯片上的变化，时钟门控和现代数字设计的时钟网络的复杂性使过时的时钟树综合（CTS）方法失效
4. Clock tree synthesis for multi-chip modules [C] . Lehther, D., Sapatnekar, . 1996

机译：多芯片模块的时钟树综合
5. Experimental Study of Novel Materials and Module for Cryogenic (4K) Superconducting Multi-Chip Modules. [D] . John, Ranjith Samuel E. 2012

机译：低温（4K）超导多芯片模块的新型材料和模块的实验研究。
6. Thermal Impedance Characterization Using Optical Measurement Assisted by Multi-Physics Simulation for Multi-Chip SiC MOSFET Module [O] . Min-Ki Kim, Sang Won Yoon 2020

机译：多芯片SIC MOSFET模块多物理仿真辅助光学测量的热阻抗表征
7. Ring-Oscillator Type Multi-Chip Clock Signal Synchronization Technique with In-Phase Clock Bus Lines [O] . Kang-In Heo, Sung-Jin Kim, Hyun-Su Kim, 2016

机译：环形振荡器型多芯片时钟信号同步技术，具有相位时钟总线

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号