首页> 外文OA文献 >400 gb/s programmable packet parsing on a single fpga

【2h】

400 gb/s programmable packet parsing on a single fpga

机译：单个fpga上的400 gb / s可编程数据包解析

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Michael Attig; Gordon Brebner;
展开▼
作者单位

展开▼
年度 2011
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Collaborative Packet Header Parsing in NetFPGA-Based High Speed Switches [J] . Ganesh C. Sankaran, Krishna M. Sivalingam IEEE Networking Letters . 2020,第3期

机译：基于NETFPGA的高速开关中的协作数据包标题解析
2. Coarse WDM/CDM/TDM concept for optical packet transmission in metropolitan and access networks supporting 400 channels at 2.5 Gb/s peak rate [J] . Pfeiffer T., Kissing J. Journal of Lightwave Technology . 2000,第12期

机译：粗略WDM / CDM / TDM概念，用于在城域网和接入网中以2.5 Gb / s峰值速率支持400个信道的光分组传输
3. FPGA enables 400Gb Ethernet [J] . New Electronics . 2019,第5期

机译：FPGA启用400GB以太网
4. 400 Gb/s Programmable Packet Parsing on a Single FPGA [C] . Attig Michael, Brebner Gordon 2011 Seventh ACM/IEEE Symposium on Architectures for Networking and Communications Systems . 2011

机译：单个FPGA上的400 Gb / s可编程数据包解析
5. An FPGA-based hardware development system with multi-gigabyte memory capacity and high bandwidth. [D] . Fender, Joshua. 2005

机译：基于FPGA的硬件开发系统，具有数千兆字节的存储容量和高带宽。
6. A Self-Timed Multipurpose Delay Sensor for Field Programmable Gate Arrays (FPGAs) [O] . Carlos Gómez Osuna, Pablo Ituero, Marisa López-Vallejo 2014

机译：用于现场可编程门阵列（FPGA）的自定时多用途延迟传感器
7. P4-compatible High-level Synthesis of Low Latency 100 Gb/s Streaming Packet Parsers in FPGAs [O] . da Silva, Jeferson Santiago, Boyer, François-Raymond, Langlois, J. M. Pierre 2017

机译：p4兼容的高延迟低延迟100 Gb / s流式合成 FpGa中的数据包解析器

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号