首页> 外文OA文献 >Using a Hierarchical DFT Methodology in High Frequency Processor Designs for Improved Delay Fault Testability
【2h】

Using a Hierarchical DFT Methodology in High Frequency Processor Designs for Improved Delay Fault Testability

机译:在高频处理器设计中使用分层DFT方法提高延迟故障可测性

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号