首页> 外文OA文献 >Short circuit power estimation of static CMOS circuits

【2h】

Short circuit power estimation of static CMOS circuits

机译：静态CmOs电路的短路功率估计

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Seung-ho Jung; Jong-humn Baek; Seok-yoon Kim;
展开▼
作者单位

展开▼
年度 2001
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A New Circuit-Level Technique for Leakage and Short-Circuit Power Reduction of Static Logic Gates in 22-nm CMOS Technology [J] . Maryan Mohammad Moradinezhad, Amini-Valashani Majid, Azhari Seyed Javad Circuits, systems and signal processing . 2021,第7期

机译：22 - NM CMOS技术中静态逻辑门的漏电和短路功率降低的新电路级技术
2. Logical effort based dynamic power estimation and optimization of static CMOS circuits [J] . A. Kabbani Integration . 2010,第3期

机译：基于逻辑努力的动态功率估计和静态CMOS电路的优化
3. Reduction of short circuit current in static CMOS inverters using novel smart delay generator circuits [J] . Y. S. Abdalla Elektrotechnik und Informationstechnik . 2012,第2期

机译：使用新型智能延迟发生器电路减少静态CMOS反相器中的短路电流
4. Short circuit power estimation of static CMOS circuits [C] . Seung-Ho Jung, Jong-Humn Baek, Seok-Yoon Kim Asia and South Pacific Design Automation Conference . 2001

机译：静态CMOS电路的短路功率估算
5. Accurate power estimation of CMOS digital circuits and its application to low-power digital logic synthesis. [D] . Chou, Tan-Li. 1996

机译：CMOS数字电路的准确功率估计及其在低功率数字逻辑合成中的应用。
6. Accurate dynamic power estimation for CMOS combinational logic circuits with real gate delay model [O] . Omnia S. Fadl, Mohamed F. Abu-Elyazeed, Mohamed B. Abdelhalim, 2016

机译：具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
7. An investigation of the impact of technology scaling on power wasted as short-circuit current in low voltage static CMOS circuits [O] . Amitava Chatterjee, Mahalingam Nandakumar, Ih-chin Chen 1996

机译：研究技术扩展对低压静态CMOS电路中作为短路电流浪费的功率的影响

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号