首页> 外文OA文献 >Design of an energy-efficient 32-bit adder operating at subthreshold voltages in 45-nm CMOS

【2h】

Design of an energy-efficient 32-bit adder operating at subthreshold voltages in 45-nm CMOS

机译：设计一个高能效的32位加法器，工作在45纳米CmOs的亚阈值电压下

页面导航

著录项
相似文献
相关主题

著录项

作者
Anh T. Tran; Bevan M. Baas;
展开▼
作者单位

展开▼
年度 2011
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Electron-Induced Single-Event Upsets in 45-nm and 28-nm Bulk CMOS SRAM-Based FPGAs Operating at Nominal Voltage [J] . Gadlage Matthew J., Roach Austin H., Duncan Adam R., Nuclear Science, IEEE Transactions on . 2015,第6期

机译：在标称电压下工作的45nm和28nm大容量基于CMOS SRAM的FPGA中电子引起的单事件翻转
2. Low power low voltage CMOS full adder cells based on energy-efficient architecture [J] . Pankaj Kumar, Rajender Kumar Sharma International Journal of Computer Applications in Technology . 2018,第4期

机译：低功耗低压CMOS基于节能架构的全加法器单元
3. Design of Robust, Energy-Efficient Full Adders for Deep-Submicrometer Design Using Hybrid-CMOS Logic Style [J] . Goel S., Kumar A., Bayoumi M. A. IEEE transactions on very large scale integration (VLSI) systems . 2006,第期

机译：采用混合CMOS逻辑样式的用于深亚微米设计的稳健，节能全加器设计
4. Design of an energy-efficient 32-bit adder operating at subthreshold voltages in 45-nm CMOS [C] . The Third International Conference on Communications and Electronics . 2010

机译：在45 nm CMOS中的亚阈值电压下工作的节能型32位加法器的设计
5. Layout design of 32-bit Brent Kung adder (CMOS logic) [D] . Kalva, Vinish. 2015

机译：32位Brent Kung加法器（CMOS逻辑）的布局设计
6. Differential Expression of Genes Encoding Subthreshold-Operating Voltage-Gated K+ Channels in Brain [O] . M. J. Saganich, E. Machado, B. Rudy 2001

机译：大脑中阈下操作电压门控K +通道的基因的差异表达
7. Design of a Low-Power Carry Look-Ahead Adder Using Multi-Threshold Voltage CMOS [O] . Dong-Hwi Kim, Jeong-Beom Kim 2008

机译：使用多阈值电压CMOS设计低功耗携带展示前瞻加法器

Design of an energy-efficient 32-bit adder operating at subthreshold voltages in 45-nm CMOS

著录项

相似文献

相关主题

期刊订阅