退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:并行双误差校正码设计,以减轻sRam中的多位扰乱
Riaz Naseer; Jeff Draper;
机译:用于SRAM应用的FPGA基于低区域多位相邻纠错编解码器
机译:用于多位纠错BCH码的单位和双相邻纠错并行解码器
机译:用于(24,12)扩展Golay码的高效单,双相邻纠错并行解码器
机译:并行双误差校正代码设计,用于缓解SRAM中的多位Upsets
机译:SRAM的体系结构设计,具有片上错误检测和针对单事件翻转的纠正功能。
机译:基于错误检查和纠正的短极化码并行解码算法
机译:用于多位误差校正BCH代码的单位和双相邻纠错并行解码器
机译:用于存储系统的新的双字节纠错码
机译:使用基于SRAM的现场可编程门阵列缓解,检测和纠正系统中单事件扰动效应的技术
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。