首页> 外文OA文献 >A Novel Dimension Reduction Technique for the Capacitance Extraction of 3D VLSI Interconnects

【2h】

A Novel Dimension Reduction Technique for the Capacitance Extraction of 3D VLSI Interconnects

机译：一种新的三维VLsI互连电容提取降维技术

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Wei Hong; Weikai Sun; Zhenhai Zhu; Hao Ji; Ben Song; Wayne Wei-Ming Dai;
展开▼
作者单位

展开▼
年度 100
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A novel dimension-reduction technique for the capacitance extraction of 3-D VLSI interconnects [J] . Wei Hong, Wei-Kai Sun IEEE Transactions on Microwave Theory and Techniques . 1998,第8期

机译：一种用于3维VLSI互连的电容提取的新型降维技术
2. The 2-D boundary element techniques for capacitance extraction of nanometer VLSI interconnects [J] . Kuangya Zhai, Wenjian Yu International journal of numerical modelling . 2014,第4期

机译：纳米VLSI互连电容提取的二维边界元技术
3. A generalized algorithm for the capacitance extraction of 3D VLSI interconnects [J] . Zhenhai Zhu, Wei Hong IEEE Transactions on Microwave Theory and Techniques . 1999,第10期

机译：3D VLSI互连电容提取的通用算法
4. A novel dimension reduction technique for the capacitance extraction of 3D VLSI interconnects [C] . Hong, W., Sun, . 1996

机译：一种用于3D VLSI互连的电容提取的新型降维技术
5. A parasitic capacitance extraction method for VLSI interconnect modeling [D] . Dengi, Enis Aykut 1997

机译：用于VLSI互连建模的寄生电容提取方法
6. Quantum Capacitance Extraction for Carbon Nanotube Interconnects [O] . Vidur Parkash, Ashok K Goel 2010

机译：碳纳米管互连的量子电容提取
7. Hierarchical Extraction of 3D Interconnect Capacitances in Large Regular VLSI Structures [O] . 2008

机译：大型规则VLSI结构中3D互连电容的分层提取

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号