首页> 外文OA文献 >Exploring DRAM Cache Architectures for CMP Server Platforms

【2h】

Exploring DRAM Cache Architectures for CMP Server Platforms

机译：探索Cmp服务器平台的DRam缓存架构

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Li Zhao; Ravi Iyer; Ramesh Illikkal; Don Newell;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. CHOP: Integrating DRAM Caches for CMP Server Platforms [J] . Jiang XiaoweiMadan NitiZhao LiUpton MikeIyer RaviMakineni SrihariNewell DonSolihin YanBalasubramonian Rajeev Micro, IEEE . 2011,第1期

机译：CHOP：为CMP服务器平台集成DRAM缓存
2. Die-Stacked DRAM Caches for Servers Hit Ratio, Latency, or Bandwidth? Have It All with Footprint Cache [J] . Djordje Jevdjic, Stavros Volos, Babak Falsafi Computer architecture news . 2013,第3期

机译：芯片堆叠式DRAM缓存是针对服务器的命中率，延迟还是带宽？拥有足迹缓存
3. The cache DRAM architecture: a DRAM with an on-chip cache memory [J] . Hidaka H., Matsuda Y. IEEE Micro . 1990,第2期

机译：缓存DRAM架构：具有片上缓存的DRAM
4. Exploring DRAM Cache Architectures for CMP Server Platforms [C] . Li Zhao, Ravi Iyer, Ramesh Illikkal, IEEE International Conference on Computer Design . 2007

机译：探索CMP服务器平台的DRAM缓存架构
5. Exploring Hybrid SPM-Cache Architectures to Improve Performance and Energy Efficiency for Real-time Computing. [D] . Wu, Lan. 2013

机译：探索混合SPM缓存体系结构，以提高实时计算的性能和能效。
6. Exploring Optimized Spiking Neural Network Architectures for Classification Tasks on Embedded Platforms [O] . Tehreem Syed, Vijay Kakani, Xuenan Cui, 2021

机译：嵌入式平台上的分类任务探索优化的尖峰神经网络架构
7. Exploring the cache design space for large scale CMPs [O] . Lisa Hsu, Ravi Iyer, Srihari Makineni, 2005

机译：探索大规模Cmp的缓存设计空间

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号