Fault Tolerance Techniques for Hybrid CMOS/Nano Architecture

机译：混合CmOs / Nano架构的容错技术

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Aissa Melouki; Saket Srivastava; Bashir M. Al-hashimi;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Tagged Repair Techniques for Defect Tolerance in Hybrid Nano/CMOS Architecture [J] . Srivastava S., Melouki A., Al-Hashimi B. M. Nanotechnology, IEEE Transactions on . 2011,第3期

机译：纳米/ CMOS混合体系结构中缺陷容忍的标记修复技术
2. A Hybrid Nano-CMOS Architecture for Defect and Fault Tolerance [J] . MUZAFFER O. SIMSIR, NIRAJ K. JHA ACM Journal on Emerging Technologies in Computing Systems . 2009,第3期

机译：用于缺陷和容错的混合纳米CMOS架构
3. Fault-tolerance techniques for hybrid CMOSanoarchitecture [J] . Computers & Digital Techniques, IET . 2010,第3期

机译：混合CMOS /纳米架构的容错技术
4. Defect tolerance in hybrid nano/CMOS architecture using tagging mechanism [C] . IEEE/ACM International Symposium on Nanoscale Architectures . 2009

机译：使用标记机制缺陷混合纳米/ CMOS架构的缺陷
5. Digital architectures for hybrid CMOS/nanodevice circuits. [D] . Strukov, Dmitri B. 2006

机译：混合CMOS /纳米器件电路的数字架构。
6. Ag/GeSx/Pt-based complementary resistive switches for hybrid CMOS/Nanoelectronic logic and memory architectures [O] . Jan van den Hurk, Viktor Havel, Eike Linn, -1

机译：基于Ag / GeSx / Pt的互补电阻开关用于混合CMOS /纳米电子逻辑和存储器架构
7. Fault Tolerance Techniques for Hybrid CMOS/Nano Architecture [O] . Melouki Aissa, Srivastava Saket, Al-Hashimi Bashir 100

机译：混合CmOs / Nano架构的容错技术

Fault Tolerance Techniques for Hybrid CMOS/Nano Architecture

著录项

引文网络

相似文献

相关主题

期刊订阅