首页> 外文OA文献 >Verification of Delayed-Reset Domino Circuits Using ATACS

【2h】

Verification of Delayed-Reset Domino Circuits Using ATACS

机译：使用aTaCs验证延迟复位Domino电路

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Wendy Belluomini; Chris J. Myers; H. Peter Hofstee;
展开▼
作者单位

展开▼
年度 1999
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Double Stage Domino Technique: Low-Power High-Speed Noise-tolerant Domino Circuit for Wide Fan-In Gates [J] . R Ravikumar International Journal of Engineering and Technology . 2016,第3期

机译：双层Domino技术：适用于宽扇入门的低功耗高速耐噪声Domino电路
2. Current-Comparison-Based Domino: New Low-Leakage High-Speed Domino Circuit for Wide Fan-In Gates [J] . Peiravi A., Asyaei M. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2013,第5期

机译：基于电流比较的多米诺：适用于宽扇入门的新型低泄漏高速多米诺电路
3. SCDNDTDL: a technique for designing low-power domino circuits in FinFET technology [J] . Sandeep Garg, Tarun K. Gupta Journal of Computational Electronics . 2020,第3期

机译：SCDNDTDL：一种用于在FinFET技术中设计低功耗Domino电路的技术
4. Verification of delayed-reset domino circuits using ATACS [C] . Belluomini, W., Myers, . 1999

机译：使用ATACS验证延迟复位多米诺电路
5. Charge-sharing and leakage reduction in domino CMOS circuits [D] . Agarwal, Manjari 2006

机译：多米诺骨牌CMOS电路中的电荷共享和泄漏减少
6. Shaded tangles for the design and verification of quantum circuits [O] . David J. Reutter, Jamie Vicary -1

机译：阴影缠结用于量子电路的设计和验证
7. 1Timing Verification of Sequential Domino Circuits [O] . D. Van Campenhout, T. Mudge, K. Sakallah, 2015

机译：1顺序Domino电路的时序验证

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号