Reduction of Simultaneous Switching Noise in Digital Circuits

机译：减少数字电路中的同时开关噪声

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
E. Backenius; M. Vesterbacka;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Simultaneous switching noise mitigation in high-speed circuits using complementary split-ring resonators [J] . M.M. Bait-Suwailam, rnO.M. Ramahi Electronicsletters . 2010,第8期

机译：使用互补开环谐振器同时减轻高速电路中的开关噪声
2. Simultaneous switching noise mitigation in high-speed circuits using complementary split-ring resonators [J] . Bait-Suwailam M.M., Ramahi O.M. Electronics Letters . 2010,第8期

机译：使用互补开环谐振器同时减轻高速电路中的开关噪声
3. Embedded power plane with ultra-wide stop-band for simultaneously switching noise on high-speed circuits [J] . T.L. Wu, T.K. Wang Electronics Letters . 2006,第4期

机译：具有超宽阻带的嵌入式电源层，可同时切换高速电路上的噪声
4. Reduction of Simultaneous Switching Noise in Digital Circuits [C] . Norchip Conference . 2006

机译：减少数字电路中同时开关噪声
5. Switching noise and timing and characteristics in nanoscale integrated circuits. [D] . Salman, Emre. 2009

机译：纳米级集成电路中的开关噪声，时序和特性。
6. Noise Reduction Effect of Multiple-Sampling-Based Signal-Readout Circuits for Ultra-Low Noise CMOS Image Sensors [O] . Shoji Kawahito, Min-Woong Seo 2014

机译：用于超低噪声CMOS图像传感器的基于多采样的信号读取电路的降噪效果
7. A low noise low power 45 nm technology based simultaneous switching noise (SSN) reduction model for mixed signal VLSI circuits [O] . S. Seenuvasamurthi, G. Nagarajan 2018

机译：一种低噪声低功耗45nm技术的混合信号VLSI电路的同时开关噪声（SSN）减少模型

Reduction of Simultaneous Switching Noise in Digital Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅