机译:用于高速串行链路的信号调节器:Leo Wong客观地了解了一些可用的串行链路替代方案,并讨论了选择合适的信令方案时应遵循的标准
机译:高速,固定延迟串行收发器的设计和FPGA实现
机译:90nm标准CMOS工艺中的0.8-1.3V 16通道2.5Gbps高速串行收发器
机译:高速无线无线串行链路收发器
机译:在混合 - 签名系统中测试高速串行--Link收发器
机译:具有系统评估功能的高速搜索引擎pLink 2用于蛋白质组级鉴定交联肽
机译:高速时分多路串行链路收发器的发送预加重