首页> 外文OA文献 >AR-SMT: A Microarchitectural Approach to Fault Tolerance in Microprocessors

【2h】

AR-SMT: A Microarchitectural Approach to Fault Tolerance in Microprocessors

机译：aR-smT：微处理器容错的微体系结构方法

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Eric Rotenberg;
展开▼
作者单位

展开▼
年度 1999
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A Fault Tolerant Approach to Detect Transient Faults in Microprocessors Based on a Non-Intrusive Reconfigurable Hardware [J] . Azambuja J. R., Pagliarini S., Altieri M., Nuclear Science, IEEE Transactions on . 2012,第4期

机译：基于非侵入式可重构硬件的微处理器瞬态故障检测容错方法
2. Abstract Fault Tolerance:A Model-Theoretic Approach to Fault Tolerance and Fault Compensation without Error Correction [J] . Leo Marcus International journal of adaptive, resilient, and autonomic systems . 2011,第4期

机译：抽象容错：一种无需误差校正的模型理论方法用于容错和故障补偿
3. A fault-tolerance mechanism for microprocessors utilizing instruction redundancy [J] . Toshinori Sato, Itsujiro Arita 電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices . 2002,第477期

机译：利用指令冗余的微处理器的容错机制
4. AR-SMT: a microarchitectural approach to fault tolerance in microprocessors [C] . Rotenberg, E. Fault-Tolerant Computing, 1999. Digest of Papers. Twenty-Ninth Annual International Symposium on . 1999

机译：AR-SMT：一种微体系结构的微处理器容错方法
5. Technology impacts of CMOS scaling on microprocessor core design for hard-fault tolerance in single-core applications and optimized throughput in throughput-oriented chip multiprocessors. [D] . Bower, Fred Allison, III. 2010

机译：CMOS缩放对单核应用中的硬故障容限和面向吞吐量的芯片多处理器中优化的吞吐量的微处理器内核设计的技术影响。
6. The superior fault tolerance of artificial neural network training with a faultoise injection-based genetic algorithm [O] . Feng Su, Peijiang Yuan, Yangzhen Wang, 2016

机译：基于故障/噪声注入的遗传算法的人工神经网络训练的卓越容错能力
7. An Approach for Detection of Low Level Faults in Modern Microprocessors Using a Real Time Simulator [O] . Narayan Anu.S., Narayan Asha.S., Ajeesh A. 2012

机译：一种使用实时模拟器的现代微处理器低水平故障检测方法

AR-SMT: A Microarchitectural Approach to Fault Tolerance in Microprocessors

著录项

引文网络

相似文献

相关主题

期刊订阅