首页> 外文OA文献 >An Implicit Enumeration Algorithm to Generate Tests for Combinational Logic Circuits

【2h】

An Implicit Enumeration Algorithm to Generate Tests for Combinational Logic Circuits

机译：一种生成组合逻辑电路测试的隐式枚举算法

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Prabhakar Goel;
展开▼
作者单位

展开▼
年度 1981
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. General Algorithm for Testing the Combinational Logic Gates inside Digital Integrated Circuits [J] . Sidik Nurcahyo International Journal of Engineering Research and Applications . 2017,第7期

机译：测试数字集成电路内部组合逻辑门的通用算法
2. General Algorithm for Testing the Combinational Logic Gates inside Digital Integrated Circuits [J] . Sidik Nurcahyo International Journal of Engineering Research and Applications . 2017,第7期

机译：测试数字集成电路内部组合逻辑门的通用算法
3. A test algorithm for multiple-valued logic combinational circuits [J] . V. Levashenko, K. Moraga, G. Kholovinski, Automation and Remote Control . 2000,第5aPta2期

机译：多值逻辑组合电路的测试算法
4. AN IMPLICIT ENUMERATION ALGORITHM TO GENERATE TESTS FOR COMBINATIONAL LOGIC CIRCUITS [C] . Goel, P. . 2001

机译：一种用于生成组合逻辑电路测试的隐式枚举算法
5. Highly testable quasigroup-based combinational logic circuits. [D] . Kalay, Ugur. 2001

机译：高度可测试的基于准群的组合逻辑电路。
6. Accurate dynamic power estimation for CMOS combinational logic circuits with real gate delay model [O] . Omnia S. Fadl, Mohamed F. Abu-Elyazeed, Mohamed B. Abdelhalim, 2016

机译：具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
7. Genetic Algorithm Based Design of Combinational Logic Circuits Using Universal Logic Modules [O] . Vijayakumari C.K., Mythili P., James Rekha K., 2015

机译：基于遗传算法的通用逻辑模块组合逻辑电路设计
8. Design of Minimum Fault Test Schedules and Testable Realizations for Combinational Logic Circuits [R] . Bearnson, L., Carroll, C. C. 1970

机译：组合逻辑电路的最小故障测试时序设计和可测试实现

An Implicit Enumeration Algorithm to Generate Tests for Combinational Logic Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅