首页> 外文OA文献 >A Systolic Array Architecture for Computing Time-varying Higher-order Cumulants

【2h】

A Systolic Array Architecture for Computing Time-varying Higher-order Cumulants

机译：一种用于计算时变高阶累积量的脉动阵列结构

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Mohammed Aloqeely; Abdullah Al-shoshan;
展开▼
作者单位

展开▼
年度 2001
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A high-speed systolic array for computing third-order cumulants [J] . Al-Turaigi M.A., Alshebeili S.A. Electrical and Computer Engineering, Canadian Journal of . 1997,第1期

机译：用于计算三阶累积量的高速脉动阵列
2. A new approach for computing higher-order moments on linear systolic arrays [J] . M.A. Aloqeely, M.A. Al-Turaigi, S.a. Alshebeili Canadian Journal of Electrical and Computer Engineering . 1998,第3期

机译：计算线性脉动阵列上高阶矩的新方法
3. A new approach for computing higher-order moments on linear systolic arrays [J] . Aloqeely M.A., Al-Turaigi M.A., Alshebeili S.A. Electrical and Computer Engineering, Canadian Journal of . 1998,第3期

机译：计算线性脉动阵列上高阶矩的新方法
4. A VLSI systolic array architecture for computation of third-order cumulants for two-dimensional signals [C] . Musallam, Z.H., Ahmed, . 2000

机译：一种用于计算二维信号三阶累积量的VLSI脉动阵列架构
5. Field-programmable gate array implementation of a scalable integral image architecture based on systolic arrays. [D] . De la Cruz, Juan A. 2011

机译：基于脉动阵列的可扩展积分图像体系结构的现场可编程门阵列实现。
6. A Systolic Array-Based FPGA Parallel Architecture for the BLAST Algorithm [O] . Xinyu Guo, Hong Wang, Vijay Devabhaktuni 2012

机译：用于BLAST算法的基于脉动阵列的FPGA并行架构
7. A Systolic Array Architecture for Computing Time-varying Higher-order Cumulants [O] . AlOqeely Mohammed, Al-Shoshan Abdullah 2004

机译：用于计算时变高阶累积量的脉动阵列架构
8. Efficient Systolic Arrays for the Solution of Toeplitz Systems: An Illustration of a Methodology for the Construction of Systolic Architectures in VLSI (Very Large Systems Integration) [R] . Delosme, J. M., Ipsen, I. C. F. 1985

机译：用于Toeplitz系统解决方案的高效收缩阵列：VLsI（超大型系统集成）中收缩结构构建方法的示意图

A Systolic Array Architecture for Computing Time-varying Higher-order Cumulants

著录项

引文网络

相似文献

相关主题

期刊订阅