首页> 外文OA文献 >Single-Rail Self-timed Logic Circuits in Synchronous Designs

【2h】

Single-Rail Self-timed Logic Circuits in Synchronous Designs

机译：同步设计中的单轨自定时逻辑电路

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Frank Grassert; Dirk Timmermann;
展开▼
作者单位

展开▼
年度 2002
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. On masking of redundant faults in synchronous sequential circuits with design-for-testability logic [J] . Pomeranz I., Reddy S.M. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2005,第2期

机译：用可测试性设计掩盖同步时序电路中的冗余故障
2. Synchronous Circuit Design With Beyond-CMOS Magnetoelectric Spin–Orbit Devices Toward 100-mV Logic [J] . Huichu Liu, Sasikanth Manipatruni, Daniel H. Morris, IEEE Journal on Exploratory Solid-State Computational Devices and Circuits . 2019,第1期

机译：超越CMOS磁电自旋轨道器件的100 mV逻辑同步电路设计
3. Corrections to “Synchronous Circuit Design With Beyond-CMOS Magnetoelectric Spin-Orbit Devices Toward 100-mV Logic” [J] . Huichu Liu, Sasikanth Manipatruni, Daniel H. Morris, IEEE Journal on Exploratory Solid-State Computational Devices and Circuits . 2019,第2期

机译：对“超越CMOS磁电自旋轨道器件的100 mV逻辑同步电路设计”的更正
4. Single-rail self-timed logic circuits in synchronous designs [C] . Grassert, F., Timmermann, . 2002

机译：同步设计中的单轨自定时逻辑电路
5. Iterative ring and power-aware design techniques for self-timed digital circuits. [D] . Kuang, Weidong. 2003

机译：自定时数字电路的迭代环形和功耗感知设计技术。
6. Average output polarization dataset for signifying the temperature influence for QCA designed reversible logic circuits [O] . Md. Abdullah-Al-Shafi, Ali Newaz Bahar, Mohammad Maksudur Rahman Bhuiyan, 2018

机译：平均输出极化数据集用于表示温度对QCA设计的可逆逻辑电路的影响
7. Dynamic Single-rail Self-timed Logic Structures for Power Efficient Synchronous Pipelined Designs [O] . Frank Grassert, Dirk Timmermann 2003

机译：高效节能同步流水线设计的动态单轨自定时逻辑结构
8. An Approach for Self-Timed Synchronous CMOS Circuit Design [R] . Walker, Alvernon, Lala, Parag K. 2001

机译：一种自定时同步CmOs电路设计方法

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号