首页> 外文OA文献 >Reducing Data Hazards on Multi-pipelined DSP Architecture with Loop Scheduling

【2h】

Reducing Data Hazards on Multi-pipelined DSP Architecture with Loop Scheduling

机译：利用环路调度减少多流水线Dsp架构的数据危害

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Sissades Tongsima; Chantana Chantrapornchai; Edwin H. -m. Sha; Nelson L. Passos;
展开▼
作者单位

展开▼
年度 1998
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A pipelined-loop-compatible architecture and algorithm to reduce variable-length sets of floating-point data on a reconfigurable computer [J] . Gerald R. Morris, Viktor K. Prasanna Journal of Parallel and Distributed Computing . 2008,第7期

机译：一种流水线循环兼容的体系结构和算法，可减少可重配置计算机上可变长度的浮点数据集
2. Loop scheduling with memory access reduction subject to register constraints for DSP applications [J] . Yi Wang, Zhiping Jia, Renhai Chen, Software . 2014,第8期

机译：减少存储器访问的循环调度受DSP应用的寄存器约束
3. Compiler-assisted leakage-aware loop scheduling for embedded VLIW DSP processors [J] . Meng Wang, rnYi Wang, rnDuo Liu, Journal of systems and software . 2010,第5期

机译：嵌入式VLIW DSP处理器的编译器辅助的泄漏感知循环调度
4. SHARP: efficient loop scheduling with data hazard reduction on multiple pipeline DSP systems [C] . Tongsima, S., Chantrapornchai, . 1996

机译：SHARP：在多个管道DSP系统上进行有效的循环调度，减少数据危害
5. Performance analysis and evaluation of dynamic loop scheduling techniques in a competitive runtime environment for distributed memory architectures. [D] . Balasubramaniam, Mahadevan. 2003

机译：竞争性运行时环境中分布式内存体系结构的动态循环调度技术的性能分析和评估。
6. Variable-ratio schedules as variable-interval schedules with linear feedback loops. [O] . J J McDowell, J T Wixted 1986

机译：可变比率计划表是具有线性反馈回路的可变间隔计划表。
7. Loop scheduling for real-time DSPs with minimum switching activities on multiple-functional-unit architectures [O] . Shao Z, Zhuge Q, Liu M, 2004

机译：实时DSP的循环调度，在多功能单元架构上的切换活动最少

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号