首页> 外文OA文献 >A DRAM Backend for The Impulse Memory System

【2h】

A DRAM Backend for The Impulse Memory System

机译：脉冲存储系统的DRam后端

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Lixin Zhang Uucs-; Lixin Zhang;
展开▼
作者单位

展开▼
年度 2000
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Selective DRAM cache bypassing for improving bandwidth on DRAM/NVM hybrid main memory systems [J] . Yuhwan Ro, Minchul Sung, Yongjun Park, IEICE Electronics Express . 2017,第11期

机译：选择性DRAM高速缓存绕过，可提高DRAM / NVM混合主存储系统的带宽
2. Optimized Memory-Disk Integrated System with DRAM and Nonvolatile Memory [J] . Su-Kyung Yoon, Young-Sun Youn, Sang-Jae Nam, Multi-Scale Computing Systems, IEEE Transactions on . 2016,第2期

机译：具有DRAM和非易失性存储器的优化的存储磁盘集成系统
3. SiCOH-based resistive random access memory for backend of line compatible nonvolatile memory application [J] . Zheng Liang, Dai Ya-Wei, Yu Lin-Jie, Japanese journal of applied physics . 2017,第4S期

机译：基于SiCOH的电阻式随机存取存储器，用于行兼容非易失性存储器的后端
4. Closed yet Open DRAM: Achieving Low Latency and High Performance in DRAM Memory Systems [C] . Lavanya Subramanian, Kaushik Vaidyanathan, Anant Nori, 2018 55th ACM/ESDA/IEEE Design Automation Conference . 2018

机译：封闭但开放的DRAM：在DRAM内存系统中实现低延迟和高性能
5. Power-saving method for DRAM/eDRAM and 3D-DRAM exploiting the process variations, temperature changes, device degradation, and memory access workload variations and innovative heterogeneous memory management approach using 3D-DRAM with Quality of Service. [D] . Tran, Le-Nguyen. 2013

机译：DRAM / eDRAM和3D-DRAM的省电方法，利用工艺变化，温度变化，设备降级和内存访问工作负载变化，以及使用具有服务质量的3D-DRAM的创新的异构存储管理方法。
6. A Novel One-Transistor Dynamic Random-Access Memory (1T DRAM) Featuring Partially Inserted Wide-Bandgap Double Barriers for High-Temperature Applications [O] . Myeongsun Kim, Jongmin Ha, Ikhyeon Kwon, 2018

机译：一种新颖的单晶体管动态随机存取存储器（1T DRAM）具有部分插入的宽带隙双壁垒适用于高温应用
7. The implementation of a multi-backend database system (MDBS), part III: The message-oriented version with concurrency control and secondary-memory-based directory management [O] . Boyne Richard D., Demurjian Steven A., Hsiao David K., 1983

机译：多后端数据库系统（MDBS）的实现，第三部分：具有并发控制和基于二级内存的目录管理的面向消息的版本
8. DRAM Backend for The Impulse Memory System [R] . Zhang, L. 1998

机译：脉冲存储系统的DRam后端

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号