首页> 外文OA文献 >A Controller-Based Design-for-Testability Technique for Controller-Data Path Circuits

【2h】

A Controller-Based Design-for-Testability Technique for Controller-Data Path Circuits

机译：基于控制器的控制器数据通路电路可测试性设计技术

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Sujit Dey; Vijay Gangaram; Miodrag Potkonjak;
展开▼
作者单位

展开▼
年度 1995
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A controller redesign technique to enhance testability of controller-data path circuits [J] . Dey S., Gangaram V. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1998,第2期

机译：一种控制器重新设计技术，可增强控制器数据路径电路的可测试性
2. Design for Two-Pattern Testability of Controller-Data Path Circuits [J] . ALTAF-UL-AMIN, Satoshi OHTAKE, Hideo FUJIWARA IEICE Transactions on Information and Systems . 2003,第6期

机译：控制器-数据路径电路的两模式可测试性设计
3. Design for two-pattern testability of controller-data path circuits [J] . Md. Altaf-Ul-Amin, Satoshi Ohtake, Hideo Fujwara 電子情報通信学会技術研究報告. フォ-ルトトレラントシステム . 2001,第658期

机译：控制器-数据路径电路的两模式可测试性设计
4. A controller-based design-for-testability technique for controller-data path circuits [C] . Dey, S., Gangaram, . 1995

机译：用于控制器数据路径电路的基于控制器的可测试性设计技术
5. Design-for-testability techniques for deep submicron technology. [D] . Das, Debaleena. 2000

机译：深亚微米技术的可测试性设计技术。
6. Speed-up hyperspheres homotopic path tracking algorithm for PWL circuits simulations [O] . A. Ramirez-Pinero, H. Vazquez-Leal, V. M. Jimenez-Fernandez, -1

机译：用于PWL电路仿真的加速超球同位路径跟踪算法
7. Design-for-testability for path delay faults for large combinational circuits using test-points [O] . Irith Pomeranz, Sudhakar M. Reddy 1994

机译：使用测试点的大型组合电路的路径延迟故障的可测试性设计
8. SEM Technique for Experimentally Locating Latch-Up Paths in Integrated Circuits [R] . Dressendorfer, P. V., Armendariz, M. G. 1980

机译：集成电路实验定位闩锁路径的sEm技术

A Controller-Based Design-for-Testability Technique for Controller-Data Path Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅