AI写作工具
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:通过门限大小和时钟偏差优化相结合来加速流水线电路
Harsha Sathyamurthy; Sachin S. Sapatnekar; John P. Fishburn;
机译:通过结合选通大小和时钟偏移优化来加速流水线电路
机译:通过库设计,门控大小确定和时钟树优化来合成双模式电路
机译:基于CAD的流水线NORA动态逻辑电路中时钟偏斜危害的调查
机译:通过结合门径和时钟偏斜优化来加速流水线电路
机译:功率和定时驱动最佳栅极,时钟缓冲器和时钟线寸在高性能数字集成电路中尺寸
机译:勘误表:反馈电路的功能组合决定了类似路径的布尔网络中吸引子的数量和大小
机译:栅极大小和时钟偏斜优化的统一算法,可最大程度地减少时序电路面积
机译:用于设计半导体集成电路以优化多个时钟路径上的时钟偏斜的方法和程序
机译:减少时钟门控电路中的时钟偏斜
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。