首页> 外文OA文献 >Timed Verification of the Generic Architecture of a Memory Circuit Using Parametric Timed Automata

【2h】

Timed Verification of the Generic Architecture of a Memory Circuit Using Parametric Timed Automata

机译：用参数化时间自动机定时验证存储器电路的通用结构

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Remy Chevallier; Emmanuelle Encrenaz-tiphene; Laurent Fribourg; Weiwen Xu;
展开▼
作者单位

展开▼
年度 2009
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Timed Verification Of The Generic Architectureof A Memory Circuit Using Parametric Timed Automata [J] . Remy Chevallier, Emmanuelle Encrenaz-Tiphene Laurent Fribourg, Weiwen Xu Formal Methods in System Design . 2009,第1期

机译：使用参数定时自动机对存储电路的遗传架构进行定时验证
2. PTIME Parametric Verification of Safety Properties for Reasonable Linear Hybrid Automata [J] . Werner Damm, Carsten Ihlemann, Viorica Sofronie-Stokkermans Mathematics in Computer Science . 2011,第4期

机译：合理的线性混合自动机安全特性的PTIME参数验证
3. PTIME Parametric Verification of Safety Properties for Reasonable Linear Hybrid Automata [J] . Werner Damm, Carsten Ihlemann, Viorica Sofronie-Stokkermans Mathematics in computer science . 2011,第4期

机译：合理的线性混合自动机安全特性的PTIME参数验证
4. Verification of the Generic Architecture of a Memory Circuit Using Parametric Timed Automata [C] . Remy Chevallier, Emmanuelle Encrenaz-Tiphene, Laurent Fribourg, Formal Modeling and Analysis of Timed Systems; Lecture Notes in Computer Science; 4202 . 2006

机译：使用参数定时自动机验证存储电路的通用架构
5. Modular synthesis and verification of timed circuits using automatic abstraction. [D] . Zheng, Hao. 2001

机译：使用自动抽象对定时电路进行模块化综合和验证。
6. The decision to move: response times neuronal circuits and sensory memory in a simple vertebrate [O] . Alan Roberts, Roman Borisyuk, Edgar Buhl, 2019

机译：移动的决定：简单脊椎动物中的反应时间神经元回路和感觉记忆
7. Timed Verification of the Generic Architecture of a Memory Circuit Using Parametric Timed Automata [O] . Chevallier, Rémy, Encrenaz, Emmanuelle, Fribourg, Laurent, 2009

机译：使用参数定时自动机对存储电路通用架构进行定时验证

Timed Verification of the Generic Architecture of a Memory Circuit Using Parametric Timed Automata

著录项

引文网络

相似文献

相关主题

期刊订阅