首页> 外文OA文献 >On-Chip Power Noise Reduction Techniques in High Performance SoC-Based Integrated Circuits

【2h】

On-Chip Power Noise Reduction Techniques in High Performance SoC-Based Integrated Circuits

机译：基于高性能soC的集成电路的片上功耗降噪技术

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Mikhail Popovich; Eby G. Friedman;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Circuits and Techniques for High-Resolution Measurement of On-Chip Power Supply Noise [J] . Elad Alon, Vladimir Stojanovic, Mark A. Horowitz IEEE Journal of Solid-State Circuits . 2005,第4期

机译：高分辨率片上电源噪声测量的电路和技术
2. A Continuous-Time Waveform Monitoring Technique for On-Chip Power Noise Measurements in VLSI Circuits [J] . Yoji BANDO, Satoshi TAKAYA, Toru OHKAWA, IEICE Transactions on Electronics . 2011,第4期

机译：VLSI电路中片上功率噪声测量的连续时间波形监视技术
3. On-Chip Power Distribution Grids With Multiple Supply Voltages for High-Performance Integrated Circuits [J] . Popovich M., Friedman E. G., Sotman M., IEEE transactions on very large scale integration (VLSI) systems . 2008,第7期

机译：具有多个电源电压的片上配电网格，用于高性能集成电路
4. On-Chip Power Noise Reduction Techniques in High Performance SoC-Based Integrated Circuits [C] . Popovich, M., Friedman, . 2005

机译：高性能基于SoC的集成电路中的片上电源降噪技术
5. On-Chip Low-Power Circuit Techniques for Power Management Regulators in Mixed-Signal Integrated Circuits. [D] . Ho, Ngai Yeung. 2012

机译：混合信号集成电路中电源管理调节器的片上低功耗电路技术。
6. Study of CMOS-SOI Integrated Temperature Sensing Circuits for On-Chip Temperature Monitoring [O] . Maria Malits, Igor Brouk, Yael Nemirovsky 2018

机译：用于片上温度监控的CMOS-SOI集成温度感测电路的研究
7. 7.2 Spatial Encoding Circuit Techniques for Peak Power Reduction of On-Chip High-Performance Buses [O] . Himanshu Kaul, Dennis Sylvester, Mark Anders, 2013

机译：7.2降低片上高性能总线峰值功率的空间编码电路技术

On-Chip Power Noise Reduction Techniques in High Performance SoC-Based Integrated Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅