首页> 外文OA文献 >Design and Performance of Multinet Switch: A Multistage ATM Switch Architecture with Partially Shared Buffers

【2h】

Design and Performance of Multinet Switch: A Multistage ATM Switch Architecture with Partially Shared Buffers

机译：multinet交换机的设计和性能：具有部分共享缓冲器的多级aTm交换机架构

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者

展开▼
作者单位

展开▼
年度 1993
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design and performance of Multinet switch: a multistage ATM switch architecture with partially shared buffers [J] . Kim H.S. IEEE/ACM Transactions on Networking . 1994,第6期

机译：Multinet交换机的设计和性能：具有部分共享缓冲区的多级ATM交换机体系结构
2. Large-scale ATM multistage switching network with shared buffer memory switches [J] . Sakurai Y., Ido N. IEEE Communications Magazine . 1991,第1期

机译：具有共享缓冲存储器开关的大型ATM多级交换网络
3. Architecture Design, Performance Analysis And Vlsiimplementation Of A Reconfigurable Shared Buffer for High-speed Switch/router [J] . Ling Wu, Cheng Li International journal of communication systems . 2009,第2期

机译：高速交换机/路由器可重配置共享缓冲区的体系结构设计，性能分析和实现
4. Multinet switch: multistage ATM switch architecture with partially shared buffers [C] . Kim, H.S. . 1993

机译：多网交换机：具有部分共享缓冲区的多级ATM交换机体系结构
5. Optimal buffer management for shared buffer ATM switches. [D] . Sharma, Supriya Sandeep. 1996

机译：共享缓冲区ATM交换机的最佳缓冲区管理。
6. Design and fabrication of a perpendicular magnetic tunnel junction based nonvolatile programmable switch achieving 40 less area using shared-control transistor structure [O] . D. Suzuki, M. Natsui, A. Mochizuki, -1

机译：基于垂直磁隧道结的非易失性可编程开关的设计和制造使用共享控制晶体管结构可将面积减少40％
7. Performance Analysis of Finite Output-Buffered Multistage ATM Switching Fabrics [O] . Bin Zhou, M. Atiquzzaman 1995

机译：有限输出缓冲多级aTm交换结构的性能分析
8. High-Performance Packet Switching Architecture for ATM: Conventional Solution andNeural Network Solution [R] . Ma, J. 1994

机译：aTm的高性能分组交换架构：传统解决方案和神经网络解决方案

Design and Performance of Multinet Switch: A Multistage ATM Switch Architecture with Partially Shared Buffers

著录项

引文网络

相似文献

相关主题

期刊订阅