首页> 外文OA文献 >Timing Verification of Sequential Domino Circuits

【2h】

Timing Verification of Sequential Domino Circuits

机译：顺序Domino电路的时序验证

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
D. Van Campenhout; T. Mudge; K. Sakallah;
展开▼
作者单位

展开▼
年度 1996
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Timing verification of sequential dynamic circuits [J] . Van Campenhout D., Mudge T. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1999,第5期

机译：时序动态电路的时序验证
2. Statistical timing verification for transparently latched circuits [J] . Ruiming Chen, Hai Zhou IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2006,第9期

机译：透明锁存电路的统计时序验证
3. Verification and Violation Correction of Timing Constraints for Gate-Level Asynchronous Circuits [J] . METEHAN OEZCAN, MASASHI IMAI, HIROSHI NAKAMURA, 情報処理学会論文誌 . 2003,第5期

机译：门级异步电路时序约束的验证和违反校正
4. Timing verification of sequential domino circuits [C] . Van Campenhout, D., Mudge, . 1996

机译：顺序多米诺骨牌电路的时序验证
5. Timing optimization algorithms for sequential circuits. [D] . Lin, Chuan. 2006

机译：时序电路的时序优化算法。
6. Replication timing networks reveal a link between transcription regulatory circuits and replication timing control [O] . Juan Carlos Rivera-Mulia, Sebo Kim, Haitham Gabr, 2019

机译：复制定时网络揭示了转录调控电路与复制定时控制之间的联系
7. 1Timing Verification of Sequential Domino Circuits [O] . D. Van Campenhout, T. Mudge, K. Sakallah, 2015

机译：1顺序Domino电路的时序验证
8. Specification and Equivalence Verification of Sequential Circuits via VHDL. [R] . Miller, R. L. 1990

机译：基于VHDL的时序电路规范和等效性验证。

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号