机译:用于工业控制系统应用的基于FPGA的自动生成VHDL代码的方法:MSOGI实现的案例研究
机译:使用优势梯度直方图的尺度不变模板匹配
机译:使用具有平移,旋转和缩放不变性的参数模板矢量进行模板匹配
机译:自动VHDL生成,用于解决FPGA中的旋转和尺度不变模板匹配
机译:VHDL自动生成工具,用于在FPGA(VGT)上优化卷积神经网络的硬件加速
机译:基于PWL功能的多涡旋混沌振荡器的FPGA实现的VHDL描述
机译:从VHDL到FPGA的自动IP核生成:以Xilinx设计流程为例