首页> 外文OA文献 >An Instruction Cache Architecture for Parallel Execution of Java Threads

【2h】

An Instruction Cache Architecture for Parallel Execution of Java Threads

机译：用于Java线程并行执行的指令缓存架构

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Wanming Chu; Yamin Li;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Static probabilistic worst case execution time estimation for architectures with faulty instruction caches [J] . Damien Hardy, Isabelle Puaut Real-time systems . 2015,第2期

机译：指令缓存错误的体系结构的静态概率最坏情况执行时间估计
2. Static probabilistic worst case execution time estimation for architectures with faulty instruction caches [J] . Damien Hardy, Isabelle Puaut Real-Time Systems . 2015,第2期

机译：指令缓存错误的体系结构的静态概率最坏情况执行时间估计
3. Exploiting thread-level and instruction-level parallelism to cluster mass spectrometry data using multicore architectures [J] . Fahad Saeed, Jason D. Hoffert, Trairak Pisitkun, Network Modeling Analysis in Health Informatics and Bioinformatics . 2014,第1期

机译：使用多核体系结构利用线程级和指令级并行性对质谱数据进行聚类
4. An instruction cache architecture for parallel execution of Java threads [C] . Wanming Chu, Yamin Li . 2003

机译：用于Java线程并行执行的指令缓存体系结构
5. Thread level parallel execution for hardware/software co-designed virtual machines. [D] . Hall, Thomas Sandford. 2005

机译：硬件/软件共同设计的虚拟机的线程级并行执行。
6. Exploiting Thread-Level and Instruction-Level Parallelism to Cluster Mass Spectrometry Data using Multicore Architectures [O] . Fahad Saeed, Jason D. Hoffert, Trairak Pisitkun, -1

机译：利用多核体系结构利用线程级和指令级并行性对质谱数据进行聚类
7. Static probabilistic worst case execution time estimation for architectures with faulty instruction caches [O] . Damien Hardy, Isabelle Puaut 2014

机译：静态概率最坏情况执行时间估计架构，具有错误指令缓存

An Instruction Cache Architecture for Parallel Execution of Java Threads

著录项

引文网络

相似文献

相关主题

期刊订阅