机译:针对速度进行了优化的片上系统的硬件/软件代码设计的布局意识方法和总线体系结构综合
机译:深亚微米CMOS工艺中布局参数对CMOS器件ESD鲁棒性的依赖性分析
机译:基于深亚微米的处理器的容错总线体系结构
机译:深亚微米片上系统的布局意识总线体系结构综合
机译:布局意识的方法和总线体系结构综合,用于片上系统的硬件-软件协同设计,已针对速度和功耗进行了优化。
机译:用于心率控制的植入式闭环芯片系统:系统设计和自觉大鼠的影响
机译:OSIRIS:用于深亚微米片上系统的扁平和分层总线体系结构的自动综合