首页> 外文OA文献 >An effective capacitance based driver output model for on-chip RLC interconnects

【2h】

An effective capacitance based driver output model for on-chip RLC interconnects

机译：用于片上RLC互连的基于有效电容的驱动器输出模型

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Kanak Agarwal;
展开▼
作者单位

展开▼
年度 2003
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A library compatible driver output model for on-chip RLC transmission lines [J] . Agarwal K., Sylvester D., Blaauw D. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2004,第1期

机译：片上RLC传输线的库兼容驱动器输出模型
2. Field-Based Capacitance Modeling for Sub-65-nm On-Chip Interconnect [J] . Zhao W., Li X., Gu S., Electron Devices, IEEE Transactions on . 2009,第9期

机译：65纳米以下片上互连的基于现场的电容建模
3. Modeling and Analysis of On-Chip Single and H-tree Distributed RLC Interconnects [J] . Kavicharan Mummaneni, Murthy Nukala Suryanarayana, Rao Nistala Bheema, Circuits, systems, and signal processing . 2016,第9期

机译：片上单树和H树分布式RLC互连的建模和分析
4. An effective capacitance based driver output model for on-chip RLC interconnects [C] . Kanak Agarwal, Dennis Sylvester, David Blaauw Conference on Design automation . 2003

机译：基于有效电容的驱动器输出模型，用于片上RLC互连
5. Design, Model and Analysis of TSV-based On-Chip PDN Interconnects for 3-D Integrated Circuits [D] . Charles, Gary 2015

机译：基于TSV的3-D集成电路片上PDN互连的设计，模型和分析
6. Development of a Non-Invasive On-Chip Interconnect Health Sensing Method Based on Bit Error Rates [O] . Insun Shin, Kyoungmin Koo, Daeil Kwon 2018

机译：基于误码率的非侵入式片上互连健康感测方法的开发
7. Optimum Repeater Insertion Based on a CMOS Delay Model for On-Chip RLC Interconnect [O] . 2008

机译：基于CmOs延迟模型的片上RLC互连优化中继器插入

An effective capacitance based driver output model for on-chip RLC interconnects

著录项

引文网络

相似文献

相关主题

期刊订阅