首页> 外文OA文献 >Low-Power And Area-Efficient Carry Select Adder Using Modified Bec-1 Converter

【2h】

Low-Power And Area-Efficient Carry Select Adder Using Modified Bec-1 Converter

机译：采用改进的Bec-1转换器的低功耗和面积效率进位选择加法器

页面导航

著录项
相似文献
相关主题

著录项

作者
L. Mugilvannan S. Ramasamy;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Low-Power And Area-Efficient Of 128-Bit Carry Select Adder [J] . A. Nithyavel krishna, C.Vijaya Bhaskar International Journal of Engineering Trends and Technology . 2013 ,第2期

机译：低功耗，高效率的128位进位选择加法器
2. Low-Power And Area-Efficient Of 128-Bit Carry Select Adder [J] . A. Nithyavel krishna, C.Vijaya Bhaskar International Journal of Engineering Trends and Technology . 2013 ,第number2期

机译：低功耗，高效率的128位进位选择加法器
3. Low-Power And Area-Efficient Of 128-Bit Carry Select Adder [J] . A. Nithyavel krishna, C.Vijaya Bhaskar International Journal of Engineering Trends and Technology . 2013 ,第2期

机译：低功耗，高效率的128位进位选择加法器
4. Low-power and area-efficient carry select adder using modified BEC-1 converter [C] . Mugilvannan L., Ramasamy S. International Conference on Computing Communication and Networking Technologies . 2013

机译：使用改进的BEC-1转换器的低功耗和面积有效的进位选择加法器
5. Simulation and analysis of high-speed conditional carry select adder. [D] . Ranganadham, Srilatha. 2003

机译：高速条件进位选择加法器的仿真与分析。
6. Area/latency optimized early output asynchronous full adders and relative-timed ripple carry adders [O] . P. Balasubramanian, S. Yamashita -1

机译：面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器
7. Design Analysis of Low Power, Area-Efficient Carry Select Adder [O] . Shuchi Verma, Sampath Kumar V. 2014

机译：低功耗，面积效率进位选择加法器的设计与分析

Low-Power And Area-Efficient Carry Select Adder Using Modified Bec-1 Converter

著录项

相似文献

相关主题

期刊订阅