AI写作工具
文献服务
退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:内置一代同步时序电路的加权测试序列
Irith Pomeranz And;
机译:透明DFT:针对同步时序电路的可测试性和测试生成方法的设计
机译:基于同步时序电路中测试序列的主输入锥
机译:同步时序电路的随机测试序列中应避免的主要输入向量
机译:内置生成同步时序电路的加权测试序列
机译:一种针对AHPL(硬件编程语言)描述的同步顺序电路的测试序列生成的启发式搜索方法,
机译:具有内置掩模电路的边缘检测CMOS图像传感器的设计
机译:内置生成的同步时序电路加权测试序列+
机译:同步时序电路的自动测试模式生成
机译:用于测试集成电路(尤其是存储器和存储器控制器电路)的扫描顺序的顺序,并带有用于帮助测试数据分析的连接表
机译:用于测试命令控制的电子电路的测试序列生成方法涉及命令序列准则,通过该准则可以将允许的命令序列与不允许的序列区分开
机译:内存内置多个内存的自检过程中生成测试序列
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。