退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:3.3双栅极器件的纳米级CmOs电路漏电功率降低
Keunwoo Kim; Koushik K. Das; Rajiv V. Joshi; Ching-te Chuang;
机译:25nm双栅极CMOS器件和电路的泄漏功率分析
机译:使用自调节电压电平电路的纳米级静态CMOS VLSI乘法器电路的待机泄漏功率降低
机译:纳米CMOS VLSI系统的漏电降低技术及技术扩展对漏电功率的影响
机译:双栅器件降低纳米CMOS电路泄漏功率
机译:纳米级CMOS电路中减少泄漏技术的性能折衷。
机译:随机纳米氮化钛晶粒引起的动态功率延迟的特性波动以及全能门纳米线CMOS器件和电路的纵横比效应
机译:通过在纳米级CMOS数字电路中交互漏电流机制来备用功耗估计
机译:降低CMOS电路中的泄漏功率
机译:CMOS存储器电路的漏电流降低
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。