首页> 外文OA文献 >Comparison of Arithmetic Architectures for Reed-Solomon Decoders in Reconfigurable Hardware

【2h】

Comparison of Arithmetic Architectures for Reed-Solomon Decoders in Reconfigurable Hardware

机译：可重构硬件中Reed-Solomon解码器的算术架构比较

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Christof Paar; Martin Rosner;
展开▼
作者单位

展开▼
年度 1997
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Reed-solomon digital encoder/decoder for reconfigurable hardware [J] . Cecilia E. Sandoval Ruiz, Antonio Fedón Ingenieria y Universidad . 2010,第1期

机译：Reed-Solomon数字编码器/解码器，用于可重新配置的硬件
2. Reed-solomon digital encoder/decoder for reconfigurable hardware [J] . Antonio Fedón, Cecilia E. Sandoval Ruiz Ingenieria y Universidad . 2010,第1期

机译：Reed-Solomon数字编码器/解码器，用于可重新配置的硬件
3. An optimized reconfigurable architecture for hardware implementation of decimal arithmetic [J] . Samaneh Emami, Mehdi Sedighi Computers and Electrical Engineering . 2017,第期

机译：用于十进制算术的硬件实现优化的可重新配置架构
4. Comparison of arithmetic architectures for Reed-Solomon decoders in reconfigurable hardware [C] . Paar, C., Rosner, . 1997

机译：可重构硬件中Reed-Solomon解码器的算术架构比较
5. Efficient VLSI architectures for algebraic soft-decision decoding of Reed-Solomon codes. [D] . Zhu, Jiangli. 2011

机译：高效的VLSI架构，用于Reed-Solomon码的代数软判决解码。
6. Efficient Architecture for Spike Sorting in Reconfigurable Hardware [O] . Wen-Jyi Hwang, Wei-Hao Lee, Shiow-Jyu Lin, 2013

机译：可重配置硬件中的峰值排序的高效架构
7. A Fast Parallel Reed-Solomon Decoder On a Reconfigurable Architecture [O] . Arezou Koohi, Nader Bagherzadeh, Chengzi Pan 2008

机译：可重构架构上的快速并行Reed-Solomon解码器
8. A comparison of VLSI architectures for time and transform domain decoding of Reed-Solomon codes [R] . Hsu, I. S., Truong, T. K., Deutsch, L. J., 1988

机译：用于Reed-solomon码的时间和变换域解码的VLsI架构的比较

Comparison of Arithmetic Architectures for Reed-Solomon Decoders in Reconfigurable Hardware

著录项

引文网络

相似文献

相关主题

期刊订阅