首页> 外文OA文献 >Pipelined DSP Design with a True Single-Phase Energy-Recovering Logic Style

【2h】

Pipelined DSP Design with a True Single-Phase Energy-Recovering Logic Style

机译：具有真正单相能量回收逻辑风格的流水线DSP设计

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Suhwan Kim; Marios C. Papaefthymiou;
展开▼
作者单位

展开▼
年度 1999
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. An 800-MHz 1-/spl mu/m CMOS pipelined 8-b adder using true single-phase clocked logic-flip-flops [J] . Rogenmoser R., Qiuting Huang IEEE Journal of Solid-State Circuits . 1996,第3期

机译：使用真正的单相时钟逻辑触发器的800MHz 1- / spl mu / m CMOS流水线8-b加法器
2. Low-Power 19-Transistor True Single-Phase Clocking Flip-Flop Design Based on Logic Structure Reduction Schemes [J] . Jin-Fa Lin, Ming-Hwa Sheu, Yin-Tsung Hwang, IEEE transactions on very large scale integration (VLSI) systems . 2017,第11期

机译：基于逻辑结构简化方案的低功耗19晶体管真单相时钟触发器设计
3. A 1.5-V CMOS all-N-logic true-single-phase bootstrapped dynamic-logic circuit suitable for low supply voltage and high-speed pipelined system operation [J] . Lou J.H., Kuo J.B. IEEE Transactions on Circuits and Systems. II . 1999,第5期

机译：1.5V CMOS全N逻辑真单相自举动态逻辑电路，适合低电源电压和高速流水线系统操作
4. Pipelined DSP design with a true single-phase energy-recovering logic style [C] . Kim, S., Papaefthymiou, . 1999

机译：具有真正单相能量回收逻辑风格的流水线DSP设计
5. Issues in the design of pipelined VLSI circuits for DSP applications. [D] . Talukdar, Dipankar. 1997

机译：用于DSP应用的流水线VLSI电路设计中的问题。
6. The logic in ecological: II. The logic of design. [O] . M Susser 1994

机译：生态学的逻辑：II。设计的逻辑。
7. True Single-Phase Energy-Recovering Logic for Low-Power, High-Speed VLSI [O] . Suhwan Kim, Marios C. Papaefthymiou 1998

机译：适用于低功耗，高速VLSI的真正单相能量回收逻辑

Pipelined DSP Design with a True Single-Phase Energy-Recovering Logic Style

著录项

引文网络

相似文献

相关主题

期刊订阅