首页> 外文OA文献 >A method for reduced-order modeling and simulation of large interconnect circuits and its application to PEEC models with retardation
【2h】

A method for reduced-order modeling and simulation of large interconnect circuits and its application to PEEC models with retardation

机译:大型互连电路降阶建模与仿真的方法及其在具有延迟的PEEC模型中的应用

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号