首页> 外文OA文献 >False path and clock scheduling based yield-aware gate sizing

【2h】

False path and clock scheduling based yield-aware gate sizing

机译：基于错误路径和时钟调度的良率感知门大小

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Jeng-liang Tsai; Donghyun Baik; Charlie Chung-ping Chen; Kewal K. Saluja;
展开▼
作者单位

展开▼
年度 2005
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Yield-Driven, False-Path-Aware Clock Skew Scheduling [J] . Jeng-Liang Tsai, Dong Hyun Baik, Charlie Chung-Ping Chen, IEEE Design & Test of Computers Magazine . 2005,第3期

机译：良率驱动的，错误路径感知的时钟偏斜调度
2. Multiple Path Switching Device Utilizing Size-Controlled Nano-Schottky Wrap Gates for MDD-Based Logic Circuits [J] . Seiya Kasai, Tatsuya Nakamura, Yuta Shiratori Journal of multiple-valued logic and soft computing . 2007,第3期

机译：利用尺寸控制的纳米肖特基绕线闸的多路径开关设备，用于基于MDD的逻辑电路
3. Two-stage active noise control with online secondary-path filter based on an adapted scheduled-stepsize NLMS algorithm [J] . Kim Dong Woo, Hur JunWoong, Park PooGyeon Applied Acoustics . 2020,第Jana期

机译：基于自适应步长NLMS算法的在线二级路径滤波器两阶段有源噪声控制
4. False path and clock scheduling based yield-aware gate sizing [C] . Jeng-Liang Tsai, Dong Hyun Baik, Chung-Ping Chen, . 2005

机译：基于错误路径和时钟调度的良率感知门大小
5. Power and Timing Driven Optimal Gate, Clock Buffer and Clock Wire Sizing in High Performance Digital Integrated Circuits [D] . Farshidi, Amin. 2016

机译：功率和定时驱动最佳栅极，时钟缓冲器和时钟线寸在高性能数字集成电路中尺寸
6. A Scheduling Algorithm for Cloud Computing System Based on the Driver of Dynamic Essential Path [O] . Zhiqiang Xie, Xia Shao, Yu Xin 2011

机译：基于动态基本路径驱动程序的云计算系统调度算法
7. Yield-driven, false-path-aware clock skew scheduling [O] . Tsai, Jeng-Liang, Baik, Dong Hyun, Chen, Charlie Chung-Ping, 2005

机译：产量驱动的，错误路径感知的时钟偏差调度
8. Molecule-Sized Gates Based on Surface-Confined Dendrimers [R] . Zhao, M., Tokuhisa, H., Crooks, R. M. 1997

机译：基于表面限制树枝状大分子的分子大小的门

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号