退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:1利用对称性来加速基于SAT的布尔匹配以实现FPGA的逻辑综合
Yu Hu; Student Member; Victor Shih; Rupak Majumdar; Lei He;
机译:利用对称性来加速基于SAT的布尔匹配以实现FPGA的逻辑综合
机译:索引分区演算在FPGA布尔函数逻辑综合中的应用
机译:逻辑综合和验证中用于快速布尔匹配的新规范形式
机译:利用基于SAT的布尔匹配中的对称性进行FPGA技术映射的新方法
机译:逻辑综合和验证中基于规范形式的布尔匹配和对称性检测
机译:具有通用对称性的基于索引的子图匹配算法(ISMAGS):利用对称性实现更快的子图枚举
机译:基于容错布尔匹配的鲁棒FpGa再合成*
机译:逻辑电路综合中布尔函数的部分对称性
机译:用于匹配两个布尔函数的布尔匹配方法需要很少的内存来比较两个函数,同时为函数的所有输入计算值
机译:算盘布尔或布尔矩阵。网格矩阵,能够将卡容纳到电子逻辑中,以基于运算符和/或非或非,或非-或非-规则及其组合在操作逻辑电路中实施和测试
机译:FPGA综合过程中的早期逻辑映射器
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。