首页> 外文OA文献 >409ps 4.7 FO4 64b Adder Based on Output Prediction Logic in 0.18um CMOS

【2h】

409ps 4.7 FO4 64b Adder Based on Output Prediction Logic in 0.18um CMOS

机译：基于0.18um CMOS中的输出预测逻辑的409ps 4.7 FO4 64b加法器

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Sheng Sun; Yi Han; Xinyu Guo; Kian Haur Chong; Larry Mcmurchie; Carl Sechen;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Compact 32-bit CMOS adder in multiple-output DCVS logic forself-timed circuits [J] . Ruiz G.A., Manzano M.A. IEE proceedings. Part G, Circuits, devices and systems . 2000,第3期

机译：紧凑的32位CMOS加法器，用于自定时电路的多路输出DCVS逻辑
2. Compact 32-bit CMOS adder in multiple-output DCVS logic for self-timed circuits [J] . Ruiz G.A., Manzano M.A. IEE proceedings. Part G . 2000,第3期

机译：紧凑的32位CMOS加法器，具有多输出DCVS逻辑，适用于自定时电路
3. Compact 32-bit CMOS adder in multiple-output DCVS logic for self-timed circuits [J] . G.A. Ruiz, M.A. Manzano IEE proceedings. Part G . 2000,第3期

机译：紧凑的32位CMOS加法器，具有多输出DCVS逻辑，适用于自定时电路
4. 409ps 4.7 FO4 64b adder based on output prediction logic in 0.18um CMOS [C] . Sheng Sun, Yi Han, Xinyu Guo, . 2005

机译：基于0.18um CMOS中的输出预测逻辑的409ps 4.7 FO4 64b加法器
5. Layout design of 32-bit Brent Kung adder (CMOS logic) [D] . Kalva, Vinish. 2015

机译：32位Brent Kung加法器（CMOS逻辑）的布局设计
6. Stable Logic Operation of Fiber-Based Single-Walled Carbon Nanotube Transistor Circuits Toward Thread-Like CMOS Circuitry [O] . Jae Sang Heo, Kyung-Tae Kim, Seok-Gyu Ban, 2018

机译：基于光纤的单壁碳纳米管晶体管电路对类似CMOS电路的稳定逻辑操作
7. 24.2 A 240ps 64b Carry-Lookahead Adder in 90nm CMOS [O] . Sean Kao, Radu Zlatanovici, Borivoje Nikolic 2008

机译：90nm CMOS中的24.2 A 240ps 64b进位超前加法器

409ps 4.7 FO4 64b Adder Based on Output Prediction Logic in 0.18um CMOS

著录项

引文网络

相似文献

相关主题

期刊订阅