首页> 外文OA文献 >Equalization and Clock and Data Recovery Techniques for 10-Gb/s CMOS Serial-Link Receivers

【2h】

Equalization and Clock and Data Recovery Techniques for 10-Gb/s CMOS Serial-Link Receivers

机译：10 Gb / s CMOS串行链路接收器的均衡以及时钟和数据恢复技术

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Srikanth Gondi et al.;
展开▼
作者单位

展开▼
年度 2007
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A 40 Gb/s CMOS Serial-Link Receiver With Adaptive Equalization and Clock/Data Recovery [J] . Liao C.-F., Liu S.-I. IEEE Journal of Solid-State Circuits . 2008,第11期

机译：具有自适应均衡和时钟/数据恢复功能的40 Gb / s CMOS串行链路接收器
2. Design Techniques for a 60-Gb/s 288-mW NRZ Transceiver With Adaptive Equalization and Baud-Rate Clock and Data Recovery in 65-nm CMOS Technology [J] . Jaeduk Han, Nicholas Sutardja, Yue Lu, Solid-State Circuits, IEEE Journal of . 2017,第12期

机译：具有自适应均衡和波特率时钟以及65nm CMOS技术中的数据恢复功能的60Gb / s 288mW NRZ收发器的设计技术
3. A Merged CMOS Digital Near-End Crosstalk Canceller and Analog Equalizer for Multi-Lane Serial-Link Receivers [J] . Lu J.-H., Liu S.-I. Solid-State Circuits, IEEE Journal of . 2010,第2期

机译：用于多通道串行链路接收器的合并的CMOS数字近端串扰消除器和模拟均衡器
4. A 10-Gb/s CMOS Serial-Link Receiver using Eye-Opening Monitoring for Adaptive Equalization and for Clock and Data Recovery [C] . Suttorp Thomas, Langmann Ulrich, CICC IEEE Custom Integrated Circuits Conference . 2007

机译：一种10-GB / S CMOS串行链路接收器，用于自适应均衡和时钟和数据恢复
5. Combined CMOS decision feedback equalizer and clock data recovery circuit design in broadband receivers. [D] . Li, Lijun. 2006

机译：宽带接收机中的组合CMOS判决反馈均衡器和时钟数据恢复电路设计。
6. A 3.0 Gsymbol/s/lane MIPI C-PHY Receiver with Adaptive Level-Dependent Equalizer for Mobile CMOS Image Sensor [O] . Seokwon Choi, Changmin Song, Young-Chan Jang 2021

机译：一个3.0 Gsymbol / S / Lane MIPI C-PHY接收器具有用于移动CMOS图像传感器的自适应电平依赖性均衡器
7. 10-Gb/s CMOS clock recovery cirucit building blocks using dual substrate technique [O] . Zoe Hui -1

机译：10-GB / S CMOS时钟恢复采用双基板技术的剥离结构块

Equalization and Clock and Data Recovery Techniques for 10-Gb/s CMOS Serial-Link Receivers

著录项

引文网络

相似文献

相关主题

期刊订阅