首页> 外文OA文献 >A Low Power Pulsed Edge-Triggered Latch for Survivor Memory Unit of Viterbi Decoder

【2h】

A Low Power Pulsed Edge-Triggered Latch for Survivor Memory Unit of Viterbi Decoder

机译：维特比解码器的幸存存储单元的低功耗脉冲边沿触发锁存器

页面导航

著录项
相似文献
相关主题

著录项

作者
Wei-li Su; Herming Chiueh;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A Low Power Differential Cascode Voltage Switch with Pass Gate Pulsed Latch for Viterbi Decoder [J] . Po-Tsang Huang, Xin-Ru Lee, Hsie-Chia Chang, Journal of Low Power Electronics . 2010,第4期

机译：具有用于维特比解码器的通过门脉冲锁存器的低功耗差分共源共栅电压开关
2. Speed, Noise Immunity, Power Consumption and Area Comparison between Different Approaches of Low-Power Viterbi Decoder for Digital Wireless Communication Applications [J] . Sayak Bhowal Network Protocols and Algorithms . 2014,第1期

机译：数字无线通信应用中不同方法的低功耗维特比解码器的速度，抗扰度，功耗和面积比较
3. Low power double edge-triggered flip-flop using one latch [J] . Strollo A.G.M., Napoli E. Electronics Letters . 1999,第3期

机译：使用一个锁存器的低功耗双边触发触发器
4. A Low Power Pulsed Edge-Triggered Latch for Survivor Memory Unit of Viterbi Decoder [C] . Su, Wei-Li, Chiueh, . 2006

机译：维特比解码器的幸存器单元的低功率脉冲边沿触发锁存器
5. A novel double edge-triggered pulse-clocked TSPC D flip-flop for high-performance and low-power VLSI design applications. [D] . Pontikakis, Bill. 2003

机译：一种新颖的双边沿触发脉冲时钟TSPC D触发器，适用于高性能和低功耗VLSI设计应用。
6. A Flexible Hybrid BCH Decoder for Modern NAND Flash Memories Using General Purpose Graphical Processing Units (GPGPUs) [O] . Arul Subbiah, Tokunbo Ogunfunmi 2019

机译：使用通用图形处理单元（GPGPU）的现代NAND闪存的灵活混合BCH解码器
7. No-Handshake Asynchronous Survivor Memory Unit for a Viterbi Decoder [O] . Wei Shao, Linda Brackenbury 2015

机译：用于维特比解码器的无握手异步幸存者存储器单元

A Low Power Pulsed Edge-Triggered Latch for Survivor Memory Unit of Viterbi Decoder

著录项

相似文献

相关主题

期刊订阅