首页> 外文OA文献 >A Fundamental Basis for Power-Reduction in VLSI Circuits

【2h】

A Fundamental Basis for Power-Reduction in VLSI Circuits

机译：VLSI电路中降低功耗的基本依据

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Naresh R. Shanbhag;
展开▼
作者单位

展开▼
年度 1996
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A mathematical basis for power-reduction in digital VLSI systems [J] . Shanbhag N.R. IEEE Transactions on Circuits and Systems. II, Express Briefs . 1997,第11期

机译：数字VLSI系统中降低功率的数学基础
2. A mathematical basis for power-reduction in digital VLSI systems [J] . Shanbhag N.R. IEEE Transactions on Circuits and Systems. II . 1997,第11期

机译：数字VLSI系统中降低功率的数学基础
3. Power-Reduction Technique Using a Single Edge-Tracking Clock for Multiphase Clock and Data Recovery Circuits [J] . Kwak K., Kwon O Circuits and Systems II: Express Briefs, IEEE Transactions on . 2014,第4期

机译：使用单边沿跟踪时钟的多相时钟和数据恢复电路降低功耗的技术
4. A fundamental basis for power-reduction in VLSI circuits [C] . Shanbhag, N.R. . 1996

机译：降低VLSI电路功耗的基础
5. Distributed circuits in integrated circuits: Signal integrity, crosstalk and delay in VLSI. [D] . Ozkaramanli, Huseyin Mehmet. 1995

机译：集成电路中的分布式电路：VLSI中的信号完整性，串扰和延迟。
6. Erratum to: Implantable neurotechnologies: bidirectional neuralinterfaces—applications and VLSI circuit implementations [O] . Elliot Greenwald, Matthew R. Masters, Nitish V. Thakor -1

机译：勘误至：植入式神经技术：双向神经接口—应用程序和VLSI电路实现
7. 2020 Symposia on VLSI Circuits: The Next 40 Years of VLSI for Ubiquitous Intelligence Conference Reports [O] . Bryan Casper 2020

机译：2020年关于VLSI电路的专题讨论会：未经非法智力的未来40年的VLSI 会议报告
8. Architectures Specialisees de Circuits VLSI pour le Traitement Numerique du Signal (Specialized VLSI (Very Large Scale Integration) Circuits to Treat Numerical Signals) [R] . Privat, G. 1986

机译：建筑专业de Circuits VLsI pour le Traitemente Numerique du signal（专用VLsI（超大规模集成电路）电路处理数字信号）

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号