首页> 外文OA文献 >Improved Delay and Current Models for Estimating Maximum Currents in CMOS VLSI Circuits

【2h】

Improved Delay and Current Models for Estimating Maximum Currents in CMOS VLSI Circuits

机译：改进的延迟和电流模型，用于估计CMOS VLSI电路中的最大电流

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Harish Kriplani; Farid Najm; Ibrahim Hajj;
展开▼
作者单位

展开▼
年度 1994
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Pattern independent maximum current estimation in power and ground buses of CMOS VLSI circuits: Algorithms, signal correlations, and their resolution [J] . Kriplani H., Najm F.N. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1995,第8期

机译：CMOS VLSI电路的电源和接地总线中与模式无关的最大电流估计：算法，信号相关性及其分辨率
2. Current-mode techniques for high-speed VLSI circuits with application to current sense amplifier for CMOS SRAM's [J] . Seevinck E., van Beers P.J. IEEE Journal of Solid-State Circuits . 1991,第4期

机译：高速VLSI电路的电流模式技术，应用于CMOS SRAM的电流检测放大器
3. An analytical model for current, delay, and power analysis ofsubmicron CMOS logic circuits [J] . Hamoui A.A., Rumin N.C. IEEE Transactions on Circuits and Systems. II, Express Briefs . 2000,第10期

机译：亚微米CMOS逻辑电路的电流，延迟和功率分析的分析模型
4. Improved delay and current models for estimating maximum currents in CMOS VLSI circuits [C] . Kriplani, H., Najm, . 1994

机译：改进的延迟和电流模型，用于估计CMOS VLSI电路中的最大电流
5. Current and delay estimation in deep sub-micrometer CMOS logic circuits. [D] . Al-Mosawy, Muaayad. 2007

机译：深亚微米CMOS逻辑电路中的电流和延迟估计。
6. Accurate dynamic power estimation for CMOS combinational logic circuits with real gate delay model [O] . Omnia S. Fadl, Mohamed F. Abu-Elyazeed, Mohamed B. Abdelhalim, 2016

机译：具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
7. Pattern independent maximum current estimation in power and ground buses of CMOS VLSI circuits: Algorithms, signal correlations, and their resolution [O] . Harish Kriplani, Farid Najm, Ibrahim Hajj 1995

机译：CmOs VLsI电路的电源和接地总线中的模式独立最大电流估计：算法，信号相关性及其分辨率

Improved Delay and Current Models for Estimating Maximum Currents in CMOS VLSI Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅