首页> 外文OA文献 >DESIGN OF A COMPACT MODULAR EXPONENTIATION ACCELERATOR FOR MODERN FPGA DEVICES

【2h】

DESIGN OF A COMPACT MODULAR EXPONENTIATION ACCELERATOR FOR MODERN FPGA DEVICES

机译：现代FPGA器件的紧凑型模幂加速器设计

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者

展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Fast, compact and symmetric modular exponentiation architecture by common-multiplicand Montgomery modular multiplications [J] . Tao Wu, Shuguo Li, Litian Liu Integration . 2013,第4期

机译：通过乘数蒙哥马利模乘法实现快速，紧凑和对称的模块化幂运算架构
2. How to Maximize the Potential of FPGA-Based DSPs for Modular Exponentiation [J] . Daisuke SUZUKI, Tsutomu MATSUMOTO IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences . 2011,第1期

机译：如何最大程度地发挥基于FPGA的DSP模块化幂运算的潜力
3. Design and Evaluation of Random Linear Network Coding Accelerators on FPGAs [J] . SUNWOO KIM, WON SEOB JEONG, WON W. RO, ACM Transactions on Embedded Computing Systems . 2014,第1期

机译：FPGA上的随机线性网络编码加速器的设计和评估
4. Design of a Compact Modular Exponentiation Accelerator for Modern FPGA Devices [C] . Alho, Timo, Hamalainen, . 2006

机译：用于现代FPGA器件的紧凑型模块化指数加速器的设计
5. FPGA-based Accelerators for Convolutional Neural Networks on Embedded Devices [D] . Perera Miro, Jordi. 2020

机译：基于FPGA的嵌入式设备卷积神经网络的加速器
6. Compact FPGA hardware architecture for public key encryption in embedded devices [O] . Luis Rodríguez-Flores, Miguel Morales-Sandoval, René Cumplido, -1

机译：紧凑的FPGA硬件架构用于嵌入式设备中的公钥加密
7. Design of OpenCL-compatible multithreaded hardware accelerators with dynamic support for embedded FPGAs [O] . Rodríguez Medina Alfonso, Valverde Alcalá Juan, Torre Arnanz Eduardo de la 2015

机译：动态支持嵌入式FPGA的OpenCL兼容多线程硬件加速器设计

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号