Power Efficient Instruction Cache for Wide-issue Processors

机译：实时多线程嵌入式处理器中共享缓存的低成本，高能效线程冲突检测方案

机译：嵌入式处理器的节能分区指令缓存体系结构

机译：Casa：一种用于节能指令缓存和Tlb设计的新型Ifu架构

机译：适用于广泛问题处理器的高效节能指令缓存

机译：宽发行超标型处理器的跟踪缓存设计

机译：信号引导加工和基于机器的高效电力质量扰动识别

机译：下一代嵌入式处理器中高度关联指令缓存的节能设计

机译：针对数字信号处理器采用高速缓存指令的选择性有效性的高效指令预取机制及其操作方法

机译：计算机系统中的处理器集成电路包括具有与处理器连接不同的电源连接的上级缓存，用于在检测到下级缓存未命中时向下级缓存提供指令

机译：具有回写数据高速缓存的可伸缩多处理器计算机系统的高效指令高速缓存一致性维护机制