首页> 外文OA文献 >Fault-tolerant DSM on the SOME-Bus Multiprocessor Architecture with Message Combining

【2h】

Fault-tolerant DSM on the SOME-Bus Multiprocessor Architecture with Message Combining

机译：带有消息组合的SOME-Bus多处理器体系结构上的容错DSM

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Constantine Katsinis; Diana Hecht;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Merging, sorting and matrix operations on the SOME-Bus multiprocessor architecture [J] . Constantine Katsinis Future generation computer systems . 2004,第4期

机译：在SOME-Bus多处理器体系结构上的合并，排序和矩阵操作
2. An efficient and scalable approach for implementing fault-tolerant DSM architectures [J] . Morin C., Kermarrec A.-M. IEEE Transactions on Computers . 2000,第5期

机译：一种高效且可扩展的方法，用于实现容错DSM架构
3. PREDICTING THE PERFORMANCE MEASURES OF A 2-DIMENSIONAL MESSAGE PASSING MULTIPROCESSOR ARCHITECTURE BY USING MACHINE LEARNING METHODS [J] . Akay M. F., Aci C. I., Abut F. Neural Network World . 2015,第3期

机译：机器学习方法预测二维消息传递多处理器体系结构的性能指标
4. Fault-tolerant DSM on the SOME-Bus multiprocessor architecture with message combining [C] . Katsinis, C., Hecht, . 2004

机译：带有消息组合的SOME-Bus多处理器体系结构上的容错DSM
5. Dependability analysis of fault-tolerant multiprocessor architectures through simulated fault injection. [D] . Clark, Jeffrey Alan. 1993

机译：通过模拟故障注入对容错多处理器体系结构进行可靠性分析。
6. Fault-Tolerant Network-On-Chip Router Architecture Design for Heterogeneous Computing Systems in the Context of Internet of Things [O] . Muhammad Rashid, Naveed Khan Baloch, Muhammad Akmal Shafique, 2020

机译：容错网络上环路路由器架构在内容互联网上的异构计算系统
7. Merging, sorting and matrix operations on the SOME-Bus multiprocessor architecture [O] . Constantine Katsinis 2008

机译：在sOmE-Bus多处理器架构上进行合并，排序和矩阵运算

Fault-tolerant DSM on the SOME-Bus Multiprocessor Architecture with Message Combining

著录项

引文网络

相似文献

相关主题

期刊订阅