首页> 外文OA文献 >A Floating Point Multiplier Performing IEEE Rounding and Addition in Parallel

【2h】

A Floating Point Multiplier Performing IEEE Rounding and Addition in Parallel

机译：浮点乘法器并行执行IEEE舍入和加法

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Woo-chan Park; Tack-Don Han; Shin-dug Kim; Sung-bong Yang;
展开▼
作者单位

展开▼
年度 1998
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A floating point multiplier performing IEEE rounding and addition in parallel [J] . Woo-Chan Park, Tack-Don Han, Shin-Dug Kim, Journal of systems architecture . 1999,第14期

机译：浮点乘法器并行执行IEEE舍入和加法
2. A novel IEEE rounding algorithm for high-speed floating-point multipliers [J] . Mustafa Goek Integration . 2007,第4期

机译：高速浮点乘法器的新型IEEE舍入算法
3. Systematic IEEE rounding method for high-speed floating-point multipliers [J] . Quach N.T., Takagi N., Flynn M.J. IEEE transactions on very large scale integration (VLSI) systems . 2004,第5期

机译：高速浮点乘法器的系统IEEE四舍五入方法
4. A Floating Point Divider Performing IEEE Rounding and Quotient Conversion in Parallel [C] . Woo-Chan Park, Tack-Don Han, Sung-Bong Yang Asia-Pacific Conference on Advances in Computer Systems Architecture(ACSAC 2004); 20040907-09; Beijing(CN) . 2004

机译：浮点除法器并行执行IEEE舍入和商转换
5. Architectural Improvements in IEEE-Compliant Floating-Point Multiplication [D] . Nguyen, Tuan Danh. 2018

机译：符合IEEE标准的浮点乘法的架构改进
6. NULL Convention Floating Point Multiplier [O] . Anitha Juliette Albert, Seshasayanan Ramachandran 2015

机译：NULL约定浮点乘法器
7. A parallel ieee p754 decimal floating-point multiplier [O] . Brian Hickmann, Andrew Krioukov, Michael Schulte, 2007

机译：并行ieee p754十进制浮点乘法器

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号